Reporte de Clases

Clase del 06/09/2021

Durante esta primera clase solo se abordaron indicaciones de manera general acerca del curso, como el objetivo general, las competencias que se pretenden abordar y por supuesto los temas correspondientes a cada unidad.

De igual manera se comentaron los criterios de evaluación y la forma de trabajar adecuadamente durante este cuatrimestre

Clase del 07/09/2021

En esta clase explicó la arquitectura de las tarjetas FPGA; estas tarjetas cuentan con antifusibles, alimentación, modulos de entradas y salidas

Celda Lógica programable

Antifusibles

En una computadora los Hz con los que trabaja la memoria se refiere a la velocidad e lo que cambia los recursos de procesador, por lo tanto se refieren al tiempo que tarda en ejecutarse los programas

La memoria ROM en una computadora no puede ser editada por el usuario solo es una memoria de lectura.

Clase del 08/09/2021

Durante esta clase retomamos el tema de la clase anterior, acerca de la memoria ROM y algunos otros ejemplos. De igual manera, observamos un poco mas acerca de la electrónica digital.

El docente nos pregunto sobre que se nos venia a la mente con la palabra digital, así que varios compañeros dimos nuestros puntos de vista, pero no nos imaginábamos que la palabra digital tenia relación con nuestras manos. El profesor nos explico mas a fondo y pasamos con el siguiente puto.

Durante esta clase, también hablamos un poco acerca de compuertas digitales con sus respectivas tablas de verdad.

Clase del 09/09/2021

El día 9 de septiembre no tuvimos clase, pero el docente nos dejo investigas algunos conceptos como (PAL, GAL, CPLD y FPGA), con la indicación de revisarla la siguiente clase

Clase del 13/09/2021

Durante esta clase abordamos el tema de Algebra de Boole, se nos explicaron algunos postulados para comprenderlos mejor y se resolvieron las dudas que surgieron sobre el tema

Después de revisar la teoría acerca de esto, realizamos un pequeño ejercicio donde obtuvimos la tabla de verdad de una función y sus diagramas correspondientes, los cuales son los siguientes:

La función que teníamos era: XY + X´Z + YZ = XY + X´Z

La tabla obtenida se presenta a continuación

X	Y	Z	S0	S1
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	0	0
1	1	0	1	1
1	1	1	1	1

Los diagramas correspondientes a S0= XY + X´Z + YZ Y S1= XY + X´Z

Clase del 14/09/2021

No hubo clase por razones externas

Clase del 15/09/2021

No hubo clase por suspensión

Clase del 16/09/2021

No hubo clase por suspensión

Clase del 20/09/2021

Clase del 21/09/2021

Nos presentamos a la sesión, pero por razones externas, no tuvimos clase en lineal

Clase del 22/09/2021

Ventajas de VHDL

· Pueden ser reprogramables

· Se pueden hacer prototipos

· Actualización; corrección de errores

VLSI integración a muy larga escala/Contiene compuertas

La tecnología se basa en bit*bit /Comunicación switch

Tablas de búsqueda

· Tienen formas eficientes de programación

· Control de la conmutación de los switches

Métodos/técnicas

· Permanentes

o Programación enmascarada

o Programación de fusibles

o Programaciones anti fusibles

· Reprogramables

o Volátil

· No volátil

o Borrable

o Eléctricamente borrable EPROM

o Flash as in flash memory

Ejemplo ROM (Borrable con ultavioleta)

· ROM (Read Only Memory ); sólo se puede programar el arreglo de compuertas or y las and son fijas

· PAL; Solo se puede programar el arreglo de compuertas and y las or son fijas

· PLA; Se puede programar el arreglo de compuertas and y or

· CPLD (Complex Programmable Logic Device); Compuesto por arquitecturas

· FPGA (Field Programmable Gate array); Compuesto por arquitecturas

· ALU; Permite hacer las operaciones matemáticas al PLC

La memoria ROM es de sólo lectura y simplifica las entradas

Desventajas

· Tiene límites de aplicación de PLA

· Requiere de conexiones externas implementación de componentes

PAL

Desventajas; tiene pocas salidas de or

Ventajas; algunas PALS tienen salidas que pueden ser complementadas añadiendo función POS

Estructura; Contiene lógica combinacional y lógica secuencial

FPGA

Programadas configuradas usando el acceso Static Random Access Memory (SRAM) y tablas de búsqueda (LUT)

Clase del 23/09/2021

Suspensión de clase

Clase del 27/09/2021

VHDL objetos

Identificadores (nombrar variables)

· Carácter especial

· No iniciar con “-”

· El lenguaje no es sensible a las mayúsculas

Ejemplos

Mismo identificador

· TxCLK

· TxClK

· TXCLK

· TXCLk

Válidos

Rst, Three_States_Enable, SC_244, Sel 7D

Ilegal

_Set, 80X86, large#bits, m_ _RAM, add_

VHDL objetos estructura

Señal-Variable-Constante

Tipo de objeto

Booleano, Vector, entero con signo, sin signo, lógico

Declaración de señal

La señal se declara con la clase el identificador el nombre el modo de puerto entrada bidireccional salida o buffer y el tipo de señal

En la declaración de una constante el valor no cambia en el programa

Ejemplos

Operadores Lógicos

Clase del 28/09/2021

No hubo clase

Clase del 29/09/2021

En línea fallo el internet, pero presencial realizamos ejercicios de comprobación con el uso de los paréntesis en las siguientes ecuaciones con el uso de Eda playground